Der qdTec-Day am 5. März 2026 war eine doppelte Premiere für die Querdenker Engineering GmbH. Zum einen wurde erstmals ein Technologietag organisiert, zum anderen konnten erstmals die großzügigen Veranstaltungsräumlichkeiten im neuen Technologiezentrum flow 1986 in Offenburg für ein Firmenevent genutzt werden. Den mehr als 40 Teilnehmern wurden insgesamt drei Fachvorträge und ein abwechslungsreiches Rahmenprogramm geboten.
„Aktuell gibt es so viele Themen in der Elektronikentwicklung, die Veränderungen und eine Neuausrichtung notwendig machen, dass wir der Meinung waren ein paar Antworten dazu liefern zu wollen“, erläutert Geschäftsführer Florian Seibold die Überlegungen seines Teams. Mit funktionaler Sicherheit und Cyber Security lagen auch schon zentrale Themen auf der Hand, die im Entwickleralltag schon länger omnipräsent sind.
Am Veranstaltungstag konnte der Systemanbieter für die Elektronikentwicklung mehr als 40 Kunden, Interessenten und Geschäftspartner begrüßen. Gemeinsam mit den Referenten und dem querdenker engineering Team waren die Tagungsräume damit komplett gefüllt. Einige Teilnehmer hatten eine Anreise von mehreren hundert Kilometern auf sich genommen, um an der Tagesveranstaltung teilzunehmen.
Nach Akkreditierung und Get-together begrüßte Florian Seibold die Teilnehmer und stellte das Tagesprogramm vor. Funktionale Sicherheit und Cyber Resilience Act (CRA) wurden in den beiden Vormittagsvorträgen behandelt, während am Nachmittag die Architektur des Gebäudes sowie das Prüfadapterprogramm der querdenker engineering vorgestellt wurden.
Der Zeitplan wurde bewusst offen gestaltet, um neben den Vorträgen genügend Raum für Diskussionen mit den Referenten und für einen intensiven Erfahrungsaustausch unter den Teilnehmern zu ermöglichen, was ausgiebig genutzt wurde.
 |
 |
 |
Impressionen zum qdTec-Day am 5. März 2026
Funktionale Sicherheit: Guidelines und Prinzipien für die FuSi-konforme Entwicklung
Der erste Fachvortrag widmet sich der Funktionalen Sicherheit (FuSi) und dem Systems Engineering bei der Entwicklung elektronischer Systeme. Er wurde in zwei inhaltlich eng verzahnte Teile gegliedert: Der erste Teil, präsentiert von Stephan Neumann (BERNS Engineers GmbH), beleuchtete die regulatorischen und analytischen Grundlagen. Der zweite Teil, vorgetragen von Martin Heininger (HEICON), konzentrierte sich auf die praktische Umsetzung im Entwicklungsprozess, insbesondere in der Softwareentwicklung. Die inhaltliche Klammer beider Teile bildet die Erkenntnis, dass Funktionale Sicherheit nur durch das Zusammenspiel von fundierten Risikoanalysen (dem “Was”) und einer strikten, prozessgesteuerten Entwicklungskultur (dem “Wie”) erreicht werden kann.
Stephan Neumann stellte in seinem Part die Grundthese auf, dass Sicherheit die Freiheit von inakzeptablen Risiken bedeute und er erläuterte, wie ein akzeptables Niveau durch Gesetze und Normen gesellschaftlich festgelegt wird. Außerdem gab Neumann einen Überblick über den “Normendschungel” und erklärte die Hierarchie von Typ-A- (Grundnormen), Typ-B- (Sicherheitsgruppennormen) und Typ-C-Normen (produktspezifische Sicherheitsnormen). Für Hersteller ist es entscheidend, so der Referent, zunächst anwendbare EU-Richtlinien zu ermitteln und vorrangig existierende Typ-C-Normen anzuwenden. Ein zentraler Aspekt seien entwicklungsbegleitende und nachweisführende Risikoanalysen. Zu Beginn einer Entwicklung müssten initiale Sicherheitsanalysen wie FMECA (Failure Mode, Effects, and Criticality Analysis) oder CCA (Common Cause Analysis) angewendet werden, denen Design-FMEAs zur Prüfung von Designfehlern folgen sollten. Nachweisführende Analysen (wie FMEDA) dienten dabei der Ermittlung von gefährlichen Bauteilausfällen und berechneten Kennzahlen wie MTTFd (Mean Time To Dangerous Failure) und DCavg (Average Diagnostic Coverage). Bei der Hardware-Entwicklung gelten laut Neumann Grundsätze wie die Minimierung von Bauteilen in Sicherheitsfunktionen und die Verwendung zuverlässiger Komponenten.
Der zweite Teil des FuSi-Fachvortrags von Martin Heininger (Heicon – Global Engineering GmbH) baute auf diesen Grundlagen auf und übersetzte sie in die Praxis der System- und Softwareentwicklung. Martin Heininger betonte, dass Funktionale Sicherheit auf zwei Säulen beruhe: der Minimierung zufälliger Hardware-Fehler durch Architekturmaßnahmen und der Minimierung systematischer Fehler durch strikte Prozessvorgaben. Das Fundament hierfür bilde das Management der Funktionalen Sicherheit, wobei für alle Schritte ein lückenloser Nachweis erforderlich sei. Heininger hob die immense Bedeutung einer gelebten Sicherheitskultur hervor, die durch offene Kommunikation von Anomalien, sachbezogene Kritik und dem 4-Augen-Prinzip geprägt sein müsse. Ohne diese Kultur sei eine effiziente Umsetzung der FuSi nicht möglich.
Im praktischen Entwicklungsprozess eigne sich das klassische V-Modell mit konsequenten Reviews, die auf jeder Stufe angewendet werden. Eine kluge Dokumentationsstrategie sei dabei essenziell: Dokumente sollten präzise sein (“Weniger ist mehr”) und strikt zwischen dem Problemraum (dem “Was” in textuellen Requirements) und dem Lösungsraum (dem “Wie” in grafischen Architekturen) trennen.
Für die Softwareentwicklung empfiehlt Heininger, sicherheitsrelevante von nicht-sicherheitsrelevanter Software rückwirkungsfrei zu trennen und Kodier-Standards anzuwenden. Da der Hauptaufwand oft in Diagnosefunktionen und Fehlerbehandlungen liege, seien Testautomatisierung und Fault-Injection-Tests auf Integrationsebene von höchster sicherheitstechnischer Relevanz. Letztlich schloss sich der Kreis zum ersten Teil des Fachvortrags. Denn nur wer Gesetze und Normen befolgt, sich der Risiken bewusst sei, sauber entwickele und alle Entscheidungen lückenlos dokumentiere, könne Funktionale Sicherheit erfolgreich umsetzen und gewährleisten.
Cyber Resilience Act meistern: Ein durchgängiger Ansatz vom Gerät bis zur Cloud
Nach ausgiebiger Diskussion und Kaffeepause war das Thema Cyber Resilience an der Reihe, das von einem Referenten-Team der querdenker engineering GmbH vorgetragen wurde.
Der Vortrag behandelte die Umsetzung des Cyber Resilience Acts (CRA), einer EU-Verordnung zur Gewährleistung der Cybersicherheit für alle Produkte mit digitalen Elementen. Ziel des Gesetzes ist es, Netzwerke und andere Geräte vor Cyberrisiken zu schützen, die durch direkte oder indirekte Verbindungen entstehen können.
Die Präsentation gliederte sich in drei Themenfelder. Das erste Teil beleuchtete die Compliance-Anforderungen an das Entwicklungsteam und den Betrieb. Dabei wird ein “Secure by Design & Default”-Ansatz gefordert, der sichere Programmierrichtlinien, strenge CI-Pipelines, minimale Rechtevergabe und sichere Update-Mechanismen umfasst. Zudem sind dokumentierte Bedrohungsanalysen, Code-Reviews, reproduzierbare Builds sowie ein striktes Rollen- und Rechtemanagement essenziell. Für den Betrieb stehen Zertifikatsmanagement, automatische Updates, Incident Response Prozesse (PSIRT) und ein durchdachtes End-of-Life-Management im Mittelpunkt.
Im zweiten Teil wurde die Schwachstellenanalyse von Embedded Software erläutert. Hersteller sind durch den CRA verpflichtet, Sicherheitsrisiken über den gesamten Produktlebenszyklus zu überwachen und zu beheben. Ein zentrales Element ist dabei der Umgang mit CVEs (Common Vulnerabilities and Exposures). Der Prozess erfordert eine systematische Triage, bei der Schwachstellen kontextbezogen als “False Positive”, “Not Affected” oder “Exploitable” eingestuft werden. Um die Anzahl der CVEs gering zu halten, wird empfohlen, optionale Features zu deaktivieren und die Varianz an Bibliotheken zu minimieren. Im Vortrag wurde ausdrücklich darauf hingewiesen, dass CVE-Monitoring keine absolute Sicherheitsgarantie bietet, da es nicht vor Zero-Day-Exploits oder Designfehlern schützt.
Der dritte Teil gab einen tiefen Einblick in die Architektur der von der querdenker engineering entwickelten “qdCloud”, einer event-getriebenen IoT-Plattform für skalierbares Flotten- und Update-Management. Die Plattform unterstützt den CRA-Prozess und bietet Funktionen wie Updates auf Knopfdruck, konfigurierbare Alarme und Remote-Zugriff. Technologisch basiert das Rückgrat der Cloud auf NATS JetStream, das für Microservices optimiert ist und eine hohe Skalierbarkeit sowie niedrige Latenzen bietet. Die Architektur nutzt Muster wie Event Driven Architecture, Command Query Responsibility Segregation (CQRS) und Scheduled Controller, um eine robuste, lose gekoppelte und skalierbare Systemlandschaft zu schaffen, die alle Geräte zuverlässig überwacht und aktuell hält.
Nach so umfangreichem fachlichen Input hatten sich die Teilnehmer eine längere Pause verdient. Das herrliche Vorfrühlingswetter ermöglichte es, die Mittagspause auf der sonnigen Dachterrasse zu genießen. Wer seine Geschicklichkeit testen wollte, konnte sich außerdem bei der Kicker-Challenge mit den „Heimspiel Profis“ messen.
Das Nachmittagsprogramm startete mit einem Vortrag und einer Architekturführung durch das flow-Gebäude. Architekt Peter Waibel erläuterte die Konzeption und Realisierung des komplett aus Holz errichteten fünfgeschossigen Gebäudes und führte die Teilnehmer persönlich durch das Haus.
qdTest: ICT- und Platinentestsystem für die variantenreiche Elektronikfertigung
Dann wurde es wieder fachlich und ein weiteres Team der querdenker engineering stellte qdTest, die Adapterfamilie zur Programmierung und zum Test von Leiterplatten vor. qdTest ist ein kompaktes ICT- (In-Circuit-Test) und Platinentestsystem, das speziell für die variantenreiche Elektronikfertigung konzipiert wurde. Das System positioniert sich als Stand-Alone End-of-Line-Lösung, die sowohl als Firmware-Flasher als auch für den Platinentest eingesetzt werden kann. Mit einem Einstiegspreis von rund 5.600 Euro bietet es eine kosteneffiziente Möglichkeit zur Qualitätssicherung. qdTest ist in unterschiedlichen Größen verfügbar und zeichnet sich durch eine produktspezifische 3D-gedruckte Aufnahme, eine standardisierte Elektronik und eine mitgelieferte Prüfsoftware aus, was eine einfache und intuitive Bedienung ermöglicht.
Das Zielgruppenspektrum für qdTest ist breit gefächert: Es richtet sich einerseits an Ingenieure, die selbst zuverlässig prüfen wollen, sowie an ergebnisorientierte Entwickler, die einen einfachen Prozess bevorzugen, sowie an qualitätsbewusste QS-Mitarbeiter, die Wert auf Nachtests und lückenlose Traceability legen. Der Aufbau des Systems ist modular gestaltet. Er umfasst die DUT-Aufnahme (Device Under Test), eine Nadelausrichtplatte, ein Nadelboard, eine Strukturplatte sowie die eigentliche Prüfelektronik. Der komplette Prüfablauf ist klar lesbar und nachvollziehbar strukturiert.
Der Informations- und Beschaffungsprozess wurde einfach, klar und nachvollziehbar strukturiert. Über einen Online-Preiskalkulator und Online-Konfigurator können Kunden das System an ihre Bedürfnisse anpassen, bestellen und nach der Lieferung direkt in den Fertigungseinsatz überführen. qdTest fördert zudem die abteilungsübergreifende Zusammenarbeit zwischen Entwicklung, Fertigung und Produktmanagement. Für die Zukunft ist eine Integration in die “qdCloud” geplant, um Gerätezustände, Prüfergebnisse und Konfigurationen zentral zu verwalten und Updates bereitzustellen. Zudem sind ein Wechsel auf qdSOM und die Erweiterung der Anwendungsmöglichkeiten als HIL/SIL-Tester (Hardware/Software-in-the-Loop) vorgesehen.
Zum Abschluss der Veranstaltung nutzten viele Gäste die Gelegenheit, den Seminartag bei einem Feierabendbier in entspannter Atmosphäre ausklingen zu lassen. Das durchweg positive Feedback veranlasste den Veranstalter bereits dazu eine Fortsetzung des qdTec-Days im nächsten Jahr zu terminieren.
👉 Mehr erfahren: Impressionen zum ersten qdTec-Day am 5. März 2026
